JAPAN PATENT OFFICE (JP)

Unexamined Patent

Publication

Publication of an Unexam-

ined Patent Application(A)

Hei 1-271861

(51) Int.

Identifica- JPO File Num-

(24) Publication Date

C1.4

tion Codes

ber

October 30, 1989

G06F 13/28

310 J-8840-5B

Number of Claims

1 (Total of 6 pages)

(54) DIRECT MEMORY ACCESS CONTROLLER

(21) Japanese Patent Application 63-100656

(22) Application Date

April 23, 1988

(72) Inventor

Yuri SHIRAE PFU Co., Ltd., Yamato Plant 2-49, Fu-

kami-nishi 4-chome, Yamato-shi, Kanagawa

(73) Patentee:

PFU Co., Ltd. Nu 98-2 Unoke, Kahoku-shi, Ishikawa-ken

(74) Agent Patent Attorney

Shiro KYOTANI

SPECIFICATION

1. Title of the Invention

DIRECT MEMORY ACCESS CONTROLLER

2. What is Claimed is:

A direct memory access controller comprising:

- a memory address register (11) that holds memory addresses;
- a count register (12) to count the number of bytes transferred;
- a data buffer memory (15) to store transferred data temporarily;
- a valid byte number limiting register (13) to limit the number of valid

bytes of the data buffer memory; and

a memory pointer (14) to access the data buffer memory (15), wherein said access controller is configured so that the valid byte number of the data buffer memory (15) is a single burst DMA transfer, the number of valid bytes is variable, and the burst transfer time is variable.

3. Detailed Description of the Invention (Summary)

The invention relates to DMA controllers having internal data buffer memory, with the objective of obtaining and variable burst transfer times by making the number of valid bytes and variable, and comprises a memory address register that holds memory addresses, a count register to count the number of bytes transferred, a data buffer memory to store transferred data temporarily, a valid byte number limiting register to limit the number of valid bytes of the data buffer memory, and a memory pointer to access the data buffer memory, and is configured so that the valid byte number of the data buffer memory is a single burst DMA transfer, the number of valid bytes is variable, and the burst transfer time is variable.

Industrial Field of Use

This invention relates to DMA controllers having internal data buffer memory (direct memory access controllers). Starting with control computers, DMA transfer is necessary in fields where high-speed data transfer with I/O devices is needed.

Prior Art

Figure 6 is a block diagram illustrating a prior art DMA control method. In this figure, 1 is the DMA controller, 2 is the memory, 3 is the I/O device, 4 is the CPU, 11 is the memory address register, 12 is the byte count register.

As shown in Figure 6, prior art DMA control methods comprise a DMA controller 1 having a memory address register 11 for holding memory addresses and a count register 12 for counting the number of bytes transferred; a memory 2; an I/O device 3; and a CPU.

In this type of prior art, when the CPU 4 is set for the memory address and the number of transfer bytes relative to the DMA controller 1 and is started, the transfer will continue until the value of the count register 12 reaches zero. Thus, the typical methods are either continuous use of the bus (burst transfer method), or the method in which the bus is released when a sinlge word's worth of a DMA transfer is performed (cycle steal transfer method).

Problems the Invention Seeks to Resolve

Although the former method enables high-speed and highly efficient transfers since the time required to control the bus is small, the method conversely has a negative effect on the real-time characteristics of the overall system because there are delays caused by interrupt requests to the register and other problems due to long periods of continuous use of the bus.

With respect to the latter method, although there are no adverse effects on real-time characteristics, the method is defective because a large amount of time is required to control the bus.

In light of these points, it is therefore an objective of the present invention to provide a DMA controller that obtains variable burst transfer times by making the number of valid bytes variable.

Means of Solving the Problems and Operation of the Invention

Figure 1 shows a block diagram of the DMA controller of this invention. In this same figure, 1 is the DNA controller, 11 is the memory address register (MAR), 12 is the byte count register (BCR), 13 is

the valid byte number limiting register, 14 is the memory pointer register (MPR), 15 is the data buffer memory, and 17 and 18 are data buses. The DMA controller 1 comprises a memory address register 11, a byte count register 12, a valid byte number limiting register 13, a memory pointer register 14, and a data buffer memory 15, among others. The memory address register 11 holds addresses in order to access memory connected to the data bus 17. The byte count register 12 counts the number of bytes transferred. The data buffer memory 15 temporarily stores the transferred data. The valid byte number limiting register 13 is it to limit the number of valid bytes of the data buffer memory 15. The memory pointer register 14 holds addresses to access the data buffer memory 15.

The following example is an explanation of operations when there is a DMA transfer from an I/O device to memory. Data that is input from an I/O device to the DMA controller via data bus 18 is stored sequentially in the addresses of the data buffer memory 15 that are indicated by the memory pointer register 14. When the quantity of data in the data buffer memory 15 reaches the number of bytes indicated by the bite number limiting register 13, the data in the data buffer memory 15 is transferred sequentially via the data bus 17 by burst transfer to the memory addresses that have been addressed by the address bus 16. In this case, if the value of the valid byte number limiting register 13 is large, the number of bytes at one time in the buffer memory becomes large and the burst transfer time becomes longer. Conversely, if this value is small, the burst transfer time becomes shorter. This value can be selected according to the system. The value of the valid byte number limiting register 13 can be written according to the CPU 4.

Preferred Embodiments

Figure 2 is a block diagram of a configuration of a hardware mechanism for detecting the overage of valid bytes. In the figure, 19 is a decoder, 20 and 21 are AND circuits, and 22 is an OR circuit.

Signals that are decoded by the decoder 19 are used and the value of the valid byte number limiting register 13 selects the valid bytes

of the memory pointer register 14. For example, the AND circuit 20 becomes "true" when the number of valid bytes exceeds 2ⁿ bytes, and the AND circuit 21 before becomes "true" when the number of valid bytes exceeds 2^{n-t+1} [partly illegible], and the output of the OR circuit 22 is "true" in either case. For example, when a DMA transfer is performed from the I/O device to memory, and the value of the memory pointer register 14 for each storage of data from the I/O device to the data buffer memory 15 is incremented, if the output of the OR circuit 22 is "true," the data stored in the data buffer memory 15 is burst-transferred to memory. This operation is repeated until the count register 12 goes to zero. Transfers from memory to I/O devices can similarly be controlled.

Figure 3 is a block diagram of a configuration of a sequencer used in this invention. In the figure, 23 is a counter, 24 is microcode memory, and 25 is a multiplexer.

Although not indicated in Figure 1, the sequencer in Figure 3 exists within the DMA controller, and it controls each part of the DMA controller I. The counter 23 typically increases the count by value of +1, but when the branch address input to control signal is on, the counter 23 sets the microcode branch address that is read out. The microcode address that is specified at the counter 23 is read out from microcode memory 24. The multiplexer 25 checks the read-out microcode branch conditions selection part content to determine whether or not branch conditions have been established, and turns the branch address input control signal on if the specified branch conditions have been established.

Figure 4 is a flow chart showing the processing when data is transferred from I/O to memory. This processing is performed by sequencer control as follows:

- ① The CPU starts the DMA controller (DMAC) and the I/O device.
- ② The I/O device waits until the data request DREQ to the DMA controller is turned on.

- The DMA controller selects the I/O device data register port and performs a data transfer from the I/O device to the data buffer memory.
- ④ The DMA controller checks to see if the number of data bytes in the data buffer memory exceeds the number of valid bytes or not. If it is "yes", proceed to ⑤; if "no", return to ②.
- (5) The DMA controller issues a request to acquire the system bus.
- ⑥ When the bus has been acquired, data transfer from the data buffer memory→memory is performed. (Continues until the data buffer memory has been emptied.)
- Theck to see if the transfer counter (same as the byte counter register) is 0 or not. Return to process @ if it is "no".

Figure 5 is a flow chart showing the processing when data is transferred to an I/O. This processing is performed by sequencer control as follows:

- (1) The CPU starts the DMA controller and the I/O device.
- ② The DMA controller issues a request to acquire the system bus.
- 3 When the bus has been acquired, data transfer from the memory \Rightarrow data buffer memory is performed.
- The DMA controller checks to see if the number of data bytes in the data buffer memory exceeds the number of valid bytes or not. If it is "yes", proceed to ©; if "no", return to ③.
- The I/O device waits until the data request DREQ to the DMA controller is "on".
- ⑥ The DMA controller selects the I/O device data register port and performs a transfer of data from the data buffer memory to the I/O device.
- The processes (a) and (b) continue until the data buffer memory is empty.
- Check to see if the transfer counter is "0" or not; if it is "no",
 return to process ②.


Effect of the Invention

As is clear from the foregoing description, the DMA controller of this invention has the function of taking transfer data into the internal data buffer memory during DMA transfers, and a burst DMA transfer is performed as a single data size data buffer memory. The difference between the present invention and the prior art lies in the fact that the valid byte size of the data buffer memory is variable, and the burst transfer time is variable.


Brief Description of the Drawings

Figure 1 shows the DMA controller of this invention; Figure 2 is a block diagram of a configuration of a hardware mechanism for detecting the overage of valid bytes; Figure 3 is a block diagram of a configuration of a sequencer used in this invention; Figure 4 is a flow chart showing the processing when data is transferred from I/O to memory; Figure 5 is a flow chart showing the processing when data is transferred to an I/O; Figure 6 shows a prior art DMA control method.


- 1 DMA controller
- 2 Memory
- 3 I/O device
- 4 CPU
- 11 Memory address register
- 12 Byte counter register
- 13 Valid byte number limiting register
- 14 Memory pointer register
- 15 Data buffer memory
- 17, 18 Data bus
- 19 Decoder
- 20, 21 AND circuit
- 22 OR circuit




DMA Controller of this Invention Fig. 1 $\,$



Valid Byte Number Overage Detection $\mbox{Fig. 2}$





Start DMAC I/O

I/O → DMAC DREQ on

I/O → data buffer memory
data transfer

Has the number of valid bytes been exceeded?

System bus request

Data buffer memory → Data transfer (burst transfer)


Transfer counter = 0

I/Oからメモリへのデータ転送

第4図

Memory data transfer from I/O

Fig. 4



Start DMAC I/O System bus request

Memory → Data buffer memory data transfer (burst transfer)

Has the number of valid bytes been exceeded?

I/O → DMAC DREQ on?

Data buffer memory → I/O data


Data buffer memory empty?

Transfer counter = 0?

メモリからりのへのデーク敏送

Data Transfer from Memory to I/O

Fig. 5



⑩日本図特許庁(JP) ⑪特許出顧公開

◎公開特許公報(A) 平1-271861

®Int.CL '

庁内整理番号

G 06 F 13/28

識別記号

3 1 0 J-8840-5B

❸公開 平成1年(1989)10月30日

審査請求 未請求 請求項の数 1 (全6頁)

直接メモリ・アクセス制御装置

②特 頤 昭63-100656

②出 願 昭63(1988)4月23日

有 利 神奈川県大和市深見西4丁目2番49号 株式会社ビーエフ

砂出 顋 人 砂代 理 人

弁理士 京谷 四郎

株式会社ピーエフユー 石川県河北郡宇ノ気町字宇野気 898番地の 2

る区接グモリーアクセス制御数位 1、発明の名称 。) 直接メモリーアクセス制御数配

2、格林語本の新聞。

デニタ・ベッファ リモ めのメモリ・ポインタのと デニタ ベッファ・バモリのをアクセスするた めのパモリ・ボインタのと

・を具備し、 アータ パッパッ チモリ回の有効パイト数を

レジスタと、伝送パイト数をカウントするため

シファンメモリの有効ベイト数を制限するための

B B

(庭菜上の料用分野)

本発明は、内部にデータ・バッファ・メモリを 持つDM A 制物値置(広接メモリ・アクセス制制 装置)に関するものである。制御用コンピュータ を始めとして I / O 整置との高速なデータ転送が 必要な分野において DM A 転送は必須のものであ る。

(従来の技術)

類 8 図は従来の D M A 飼御方式のブロック図である。 同図において、 1 は D M A 飼御監査、 2 は ノモリ、 3 は 1 / 0 数値、 4 は中央処理装置、 1 1 はメモリ・アドレス・レジスタ、 1 2 はパイト・カウント・レジスタをそれぞれ示している。

類 6 図に示すように、従来の D M A 国初方式は、 メモリ・アドレスを保持するためのメモリ・アド レス・レジスタ 1 【 および転送パイト数をカッン トするためのカウント・レジスタ 1 2 を持つD M A 副御装置 1 と、メモリ 2 と、【 / O 装置 3 と、 中央処理装置 4 とで構成されている。 この種の従来例においては、中央処理変流(か DMA制御装置)に対してメモリ・アドレスと転 送べくト数とを設定して起動させると、カウント・レジスタ12の値が常になるまで伝送を続ける。 この数、バスを地位的に使用する方式(パースト 転送方式)もしくは17ード分のDMA転送を行 う体にバスを開致する方式(サイクル・スチール 転送方式)の何れかの方式で行うのが一般的である。

(発明が解決しようとする課題)

前者の方式は、ベス支配機関切に要する時間が 小さくて許むため、高速且つ効率の良い転送が可能であるが、その反因、ベスを長時間にわたって 継続的に使用するため、その間の耐込み要求への レスポンスの遅れ等、システム全体のリアルタイ ム性への感影響がある。

後年の方式は、リアルタイム性への感影響はないが、ベス支配権制御に要する時間が大きくなり 過ぎるとなう欠点がある。

本発明は、この点に搬みて制作されたものであ

- 3 ~

って、有効パイト数を可変とすることによりパースト伝送時間を変化し得るようになったDMA的 智力式を提供することを目的としている。 【返題を解決するための手段とその作用】

- 4 -

ファ・メモリ15は、転送データを一時的に買え るものである。有効パイト数制度レジスタ13は、 データ・パッファ・メモリ15の有効パイト数も 制限するためのものである。メモリ・ポインタ・ レジスター4は、データ・バッファ・メモリー5 をアクセスするための奇地を保持するものである。 | 例として、【/O装置からメモリへDMA転送 する場合の動作を説明する。1/0数置からデー タバス18を経由してDMA制御装置1に入力さ れたデータは、メモリ・ポインタ・レジスタ14 の指す番地のデータ、パッファ・メモリー5に次 々とストアされる。データ・パッファ・メモリ 1 5内のデータ量が有効パイト数制限レジスタ13 の指示するパイト数に送すると、データ・パップ プ・メモリ15内のデータは、データパス17を 終由してアドレス・パスIGでアドレスシングさ れるメモリ委地にパースト転送で次々と転送され を。この場合、有効パイト数別以レジスタ 1 3 の 値を大きくすればデータ・パッファ・メモリ内に 一度に変えるパイト数が大きくなるのでパースト

- 5 -

任送時間が長くなり、逆に小さくすればパースト 転送時間は短くなる。その値はシステムに応じて 透べば皮い。有効パイト散制限レジスター3の値 は、中央処理装置 4 によって着替可能である。 (実施例)

第2回は有効パイト数オーバの校出を行うハードウェア機構の構成例のブロック関である。同図において、19はデコーダ、20と21はAND回路、22はOR回路をそれぞれ示している。

村効パイト数制限レジスタ 13の個をデコーダー 19によってデュードした信号を使ってメモリ・ボインタ・レジスタ 14の有効パイトを選択する。例えば、AND回路 20は有効パイト数が2°パイトをオーパすると"真"になり、AND回路 21は有効パイト数の2°いパイトをオーパすると"真"になり、それぞれ08間路 22の出力を"真"とする。例えば、1/0数型からメモリータをデータ・パフファ・メモリー5にストアする低にメモリ・パインタ・レジスタ 14の値をインタ

リメントし、OR回路 2 2 の出力が"真"に立れば、データ・パッファ・メモリ 1 5 にストアされたデータをメモリにパースト転送する。この動作をカリント・レジスタ 1 2 が零になるまで繰り返す。メモリから 1 / O 数個への転送も同様に側和出来る。

第3図は本発明で使用されるシーケンりの構成 例を示す図である。図図において、23はカウン ク、21はマイクロコード・メモリ、25はマル チプレクサをもれぞれ示している。

第3圏のシーケンサは、第1関には示されていないが、DMA 制御装置 Lの中に存在し、DMA 制御装置 Lの中に存在し、DMA 制御装置 Lの中に存在し、DMA 制御装置 Lの各部を制御する。カンウク23は造 カリント値をナーするが、分岐アドレス入クロコードの分岐アドレスがカウンタ 23に セットされる。マイクロコード・メモリ24からは、かウンタ 23で 指定された 号地のマイクロコードが 飲み出される。マルチプレクチ 25は、読み出されたマイクロコードの分岐条件 出沢師の 内容で 指

- 7 -

定された分岐条件が成立しているか否かを調べ、 塩能された分岐条件が成立している場合は、分岐 アドレス人力制御信号をオンとする。

類4図は「/Oからメモリへデータを転送する 場合の処理フローを示す図である。 なお、これら の処理はシーケンサの制御の下で行われる。

① 中央処理装置がDMA制御装置(DHAC)および 1/0数置を起動する。

į.

- ① 「ノロ設置がDMA制御設置に対するデータ・リクエストDRBOをオンするまで持つ。
- ② DMA制御装置が「/O装置のデータ・レジスタ・ポートを選択して1/O装置からデータ・パッファ・メモリへのデータ転送を行う。
- の DMA制御数置はデータ・パッファ・メモリ 内のデータのパイト数が有効パイト数をオーパ したか否かを調べ、Yerの場合はのに進み、 Noの場合はのに戻る。
- ⑤ DM人制御發置は、システム・バスを獲得するための要求を出す。
- ® バスを獲得したならばデータ・バッファ・メ

モリッメモリへのデータ転送を行う。(データ

・パッフア・メモリが空になるまで続ける。)

① 転送カウンタ(パイト・カウンタ・レジスタ

四義)がりが否かを調べる。Noの場合には®

- 8 -

類6図はメモリから1/0ヘデータ伝送する場合の起類フローを示す図である。なお、これらの起環はシーケンサの制御の下で行われる。

- ① 中央処理装置がDMA制御設置およびI/() 装置を組動する。
- ② DMA制御装置はシステム・バスを提得する ための要求を出す。
- ① バスを積得したならば、メモリ→データ・パッファ・メモリへのデータ転送を行う。
- ⑦ DMA制御装置は、データ・パッファ・メモリ内のデータのパイト数が有効パイト数をオーパしたか否かを顧べ、Ycsの場合は⑤に辿み、Noの場合には⑤に促る。
- D I/O設定がDM人制御設定に対するデータ・リクエストDBEQをオンにするまで持つ。

- 10-

- ⑤ DMA制御装置が1/0装置のデータ・レジスタ・ボートを選択してデータ・バッファ・メモリから1/0装置へのデータ転送を行う。
- ① ②、②の処理をデータ・バッファ・メモリが 空になるまで繰り返す。
- 電 伝送カウンタが"0"が否かを買べ、N。の 場合は②の処理に戻る。

(条項の数型)

以上の説明から明らかなように、本発明のDMA 例句装置は、DMA 転送時に転送データを一時的に内部のデータ・パッファ・メモリに取り込む機能を持っており、このデータ・パッファ・メモリのデータ・サイズを一かたまりとして、ペーストのDMA 転送を行う。本発明が健来技術と異なるのは、データ・パッファ・メモリの有効パイト数を可変としたことにある。

4. 図面の簡単な説明

第1 図は本発明のDMA制御装置を示す図、第


2 図は有効パイト数オーパの核出を行うハードウェア機構の構成例のブロック図、第3 図は本免明で検用されるシーケンサの構成例を示すブロック図、第4 図は I / O からメモリへデータを転送する場合の処理フローを示す図、第6 図はメモリから I / O ヘデータを転送する場合の処理フローを示す図、第6 図は従来の D M A 制御方式を示す図

1 … D M A 輔御装置、2 … メモリ、8 … I / O 弦置、4 … 中央処理装置、11 … メモリ・アドレス・レジスタ、13 … 有効パイト 数関限レジスタ、14 … メモリ・ポインタ・レジスタ、15 … データ・バッファ・メモリ、11と18 … データパス、19 … テゴーダ、20と21はAND回路、22 … OR 回路。


特許出願人 株式会社ピーエフユー 代理人弁理士 京 谷 四 郎

-11-


-12-



-394-



シーケンサの横成例 第 3 図



I/Oからメモリへのデータ転送 第4回

メモリからなのへのデータ転送


① DMAC. L/on起動

有物的什么

② システム ハス 要求

第 5 図

-395-



従来のDMA制御方式。

第6四

—395—

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.